强推精品站点
查看全部
芯片设计大师
专业IC设计平台，支持前端仿真与后端验证一体化流程。
热门工具
量子计算云
下一代计算架构，提供量子电路模拟与真机接入服务。
前沿科技
半导体材料库
高端材料数据平台，覆盖化合物半导体与先进衬底工艺。
数据平台
智能芯片工场
AI芯片敏捷制造平台，支持定制化神经网络加速器。
智造平台
微电子仿真室
精准物理模拟环境，支持TCAD与SPICE多层级仿真。
仿真工具
芯片安全锁
硬件安全综合方案，涵盖PUF、侧信道防护与信任根。
安全方案
纳米工艺站
先进制程技术平台，提供3nm/2nm工艺设计套件。
制程工艺
芯片物联云
万物互联核心平台，集成NB-IoT与卫星通信模组。
物联平台核心细分专区
浏览所有行业资讯快讯
更多资讯
台积电3nm良率突破90% 下半年产能满载
03-21
英伟达发布Blackwell Ultra芯片 性能跃升40%
03-21
RISC-V国际基金会宣布新一批核心规范正式冻结
03-20
长江存储推出第六代3D NAND 堆叠层数创新高
03-20
欧盟芯片法案第二阶段注资120亿欧元
03-19
量子芯片首次实现千量子比特纠错里程碑
03-19
工信部发布国产EDA工具链重大突破专项
03-18
全球芯片销售额连续8个月环比正增长
03-18
AMD收购Zentai 强化AI芯片软件生态
03-17
SiFive新一代高性能RISC-V内核性能比肩ARM
03-17
常见问题解答
什么是芯片设计中的PDK？
PDK是工艺设计套件，包含晶圆厂提供的器件模型、设计规则和标准单元库，是芯片设计与制造之间的桥梁。
RISC-V架构优势有哪些？
开源免费、模块化设计、指令集精简可扩展，适合从嵌入式到高性能计算等多场景定制。
先进制程3nm和5nm区别？
3nm相较5nm性能提升约15%，功耗降低约30%，晶体管密度提高约1.6倍，但设计成本显著增加。
什么是Chiplet技术？
将大芯片拆分为多个小芯片，通过先进封装互联，提升良率、降低成本和加速产品迭代。
EDA工具主要作用是什么？
提供芯片设计全流程自动化支持，包括逻辑综合、布局布线、时序验证和物理验证等。
什么是硬件描述语言？
用于描述数字电路的专用语言，主流有VHDL和Verilog，支持行为级、RTL级和门级建模。
芯片验证主要方法有哪些？
包括仿真验证、形式验证、FPGA原型验证和硬件仿真加速，确保芯片功能正确性。
什么是SoC架构？
片上系统，将处理器、存储器、外设接口等集成在单一芯片上，实现完整系统功能。
先进封装技术有哪些？
包括2.5D中介层、3D堆叠、Fan-Out晶圆级封装和SiP系统级封装等。
什么是存算一体芯片？
将存储与计算融合在同一单元中，消除冯诺依曼瓶颈，大幅提升AI推理能效比。
流片失败的主要原因？
常见原因包括时序收敛失败、物理规则违反、电源完整性问题和功能验证遗漏。
什么是硬件木马？
恶意植入芯片的隐蔽电路，可导致信息泄露、功能失效或后门控制，是芯片安全重大威胁。
芯片设计中的ECO是什么？
工程变更指令，在芯片设计后期或流片后通过局部修改修复功能或时序问题，避免重新流片。
什么是FD-SOI工艺？
全耗尽型绝缘体上硅工艺，具有低功耗、抗辐射和良好的射频性能，适合物联网和汽车芯片。
AI芯片主要架构分类？
包括GPU通用加速、NPU神经网络专用、FPGA可重构和ASIC定制化四大类架构。
什么是OpenMP？
共享内存并行编程标准，支持C/C++和Fortran，广泛用于多核芯片的软件并行开发。
芯片功耗由哪些部分组成？
包括动态功耗（翻转活动）和静态功耗（泄漏电流），先进制程下静态功耗占比越来越高。
什么是JTAG接口？
IEEE 1149.1标准测试接口，用于芯片边界扫描测试、调试和编程，是芯片必备DFT单元。
车规级芯片认证标准？
主要符合AEC-Q100可靠性认证和ISO 26262功能安全标准，工作温度范围-40到150度。
什么是光刻分辨率？
光刻机能分辨的最小线宽，目前EUV光刻可达13.5nm波长，实现7nm及以下制程。